1

中国科学院软件研究所

1

SoC芯片设计优化工程师/助理工程师

1

参加和负责以下一项或多项研发任务： 1.负责芯片前端设计工作，包括模块RTL设计，时钟复位设计，低功耗设计，NOC总线，SDC，UPF，SOC集成和综合实现等； 2.负责模块/子系统的性能、时序、功耗、面积评估和优化； 3.深度参与SOC模块级、IP集成验证和FPGA系统级验证以及芯片后仿验证； 4.深度参与芯片后端迭代，进行性能分析、功耗分析等； 5.深度参与芯片底层软件开发测试、芯片回片测试、系统级性能测试优化等软硬件融合相关工作； 6.参与设计验证加速方法和技术方案的研发； 7.参与AI芯片技术方案设计，支持AI优化框架在芯片的研发适配。

硕士及以上

计算机科学与技术类、计算机类、电子信息类、电子科学与技术类、信息与通信工程类、自动化类、控制科学与工程类

1.熟悉计算机体系结构，熟悉RISC-V等处理器架构微架构设计，有RISC-V、SoC设计流片经验者优先； 2.熟悉常用的EDA设计工具，熟练使用Verilog/SystemVerilog, SVA等设计验证语言； 3.熟悉NoC等总线架构，熟悉CHI，AXI4/5，AHB，APB，ACE等总线协议；熟悉SoC IP设计与集成，具有SoC芯片集成经验，熟悉VIP的集成配置； 4.熟悉UVM芯片设计验证方法学，能通过SV/UVM创建测试平台，调试代码， 重用测试环境中的各个组件，实现随机约束的激励和覆盖率设计与收集； 5.对时序、功耗、面积优化有很强的理解，有SoC性能优化以及低功耗SoC设计和验证经验者优先； 6.熟练掌握Lint，CDC，Synthesis，STA和PR等流程及其工具的使用； 7.有DDR/PCIe/USB/Ethernet/SDIO协议及有相关集成设计经验者优先； 8.有AI芯片设计经验者尤佳。